


PUBLICATION NUMBER : 01019771  
 PUBLICATION DATE : 23-01-89  
 APPLICATION DATE : 15-07-87  
 APPLICATION NUMBER : 62176120

APPLICANT : FUJI ELECTRIC CO LTD;

INVENTOR : UENO KATSUNORI;

INT.CL. : H01L 29/78 H01L 29/68

TITLE : INSULATED-GATE BIPOLAR TRANSISTOR



ABSTRACT : PURPOSE: To shorten the turn-off time, to widen the device operating frequency range, and to minimize the increase in ON resistance by a method wherein protons are so projected on the substrate surface opposite to the other mounted with a field effect transistor that they may land in the bipolar transistor region.

CONSTITUTION: Incorporated into the surface 10a of a substrate 10 are a bipolar transistor collector layer 13, field effect transistor source layer 16, channel-forming layer 14, gate oxide film 11, and gate 12. Protons P first arrive at the substrate 10 on its surface 10b so that they may not affect a field effect transistor. Deposited from the surface 10b are a 400-500 $\mu$ m-thick strongly p-type emitter region 1, several  $\mu$ m-thick strongly n-type buffer layer 2, and 50-100 $\mu$ m-thick high-resistance, weakly n-type base region 3. Protons are set to have a range of 400-500 $\mu$ m in silicon so that the proton irradiation range IR may terminate in a region, hatched in the figure, nearer to the emitter region 1 in the base region 3.

COPYRIGHT: (C)1989,JPO&Japio

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

## ⑫ 公開特許公報(A) 昭64-19771

⑬ Int. Cl.<sup>4</sup>

識別記号

庁内整理番号

⑭ 公開 昭和64年(1989)1月23日

H 01 L 29/78  
29/68

3 2 1

J-8422-5F  
8526-5F

審査請求 未請求 発明の数 1 (全6頁)

⑮ 発明の名称 絶縁ゲート形バイポーラトランジスタ

⑯ 特 願 昭62-176120

⑰ 出 願 昭62(1987)7月15日

⑱ 発 明 者 上 野 勝 典 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内

⑲ 出 願 人 富士電機株式会社 神奈川県川崎市川崎区田辺新田1番1号

⑳ 代 理 人 弁理士 山口 巖

## 明 細 書

1. 発明の名称 絶縁ゲート形バイポーラトランジスタ

2. 特許請求の範囲

1) 縦形のバイポーラトランジスタのベース領域を構成する一方の導電形の高抵抗領域を一方の側に、バイポーラトランジスタのエミッタ領域を構成する高濃度の他方の導電形の領域を他方の側に備えた基板の一方の表面側からバイポーラトランジスタの他方の導電形のコレクタ層と該表面上に設けられた絶縁ゲートにより制御される電界効果トランジスタとを作り込み、電界効果トランジスタの電流をバイポーラトランジスタのベース領域に注入して該注入電流によりバイポーラトランジスタを制御するようにしたものである。基板の他方の表面側からプロトンがその飛程をバイポーラトランジスタのベース領域内に入れるように照射されたことを特徴とする絶縁ゲート形バイポーラトランジスタ。

2) 特許請求の範囲第1項記載のトランジスタにお

いて、プロトンがその飛程をバイポーラトランジスタのベース領域内のエミッタ領域寄りの範囲内に入れるように照射されたことを特徴とする絶縁ゲート形バイポーラトランジスタ。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は絶縁ゲート形バイポーラトランジスタないしはMOSゲート形バイポーラトランジスタと呼ばれるバイポーラトランジスタと電界効果トランジスタとが一体化されたトランジスタに関する。

(従来の技術)

よく知られているように、一般にバイポーラトランジスタは低出力インピーダンスであるが入力インピーダンスも低い問題があり、逆に電界効果トランジスタは高入力インピーダンスであるが出力インピーダンスが高い問題がある。上述の絶縁ゲート形バイポーラトランジスタは両種トランジスタのもつかかる欠点を補うように両種トランジスタを一体化して高入力インピーダンスでかつ低

出力インピーダンスのトランジスタとしたものである。このため、バイポーラトランジスタとしては縦形のものを用い、該縦形のバイポーラトランジスタのベース領域を構成する一方の導電形の高抵抗領域を一方の側に、バイポーラトランジスタのエミッタ領域を構成する高濃度の他方の導電形の領域を他方の側に備えた基板の一方の表面側から、バイポーラトランジスタの他方の導電形のコレクタ層と、該表面上に設けられた絶縁ゲートにより制御される電界効果トランジスタとを作り込むことによって、バイポーラトランジスタと電界効果トランジスタとを一体化し、かつ電界効果トランジスタの電流をバイポーラトランジスタのベース領域に注入して該注入電流によりバイポーラトランジスタを制御するようにする。第2図はこの絶縁ゲート形バイポーラトランジスタの構成例を示すものである。

第2図において、基板10内は強いp形のエミッタ領域1と強いn形のバッファ層2と高抵抗性でn形のベース領域3とに大きく分割されている。

- 3 -

領域3はこの電界効果トランジスタのドレイン領域としての役目を兼ねている。基板10の一方の表面は、その上のゲート12を含めて酸化膜17によって覆われ、この酸化膜17に明けた窓を通してゲート12と導電接触するゲート電極膜21とコレクタ層13およびソース層16と導電接触するコレクタ電極膜22とが設けられ、ゲート電極膜21からはゲート端子Gが、コレクタ電極膜22からはコレクタ端子Cが導出される。一方、基板10の面では下側にあたる他方の表面上にはエミッタ電極膜23が被着され、これからエミッタ端子Eが導出される。図示のようにコレクタ端子Cは電界効果トランジスタのソース端子Sと、エミッタ端子Eは電界効果トランジスタのドレイン端子Dとそれぞれ共用になっている。

ゲート端子Gに電圧が掛かっていないときチャンネル形成層14の表面にチャンネルは形成されず、従ってバイポーラトランジスタは非導通状態にあるが、ソース端子Sに対して正のゲート電圧がゲート端子Gに掛けられると、チャンネル形成層14のゲート

ベース領域3には図の上側にあたる基板10の一方の表面側から強いp形でコレクタ層13がベース領域3の表面側をまわりから囲むように拡散されており、このコレクタ層13、ベース領域3およびエミッタ領域1が1個の縦形のpnnpバイポーラトランジスタを構成している。さらに基板10のこの一方の表面側には、コレクタ層13と連続したp形のウエルないしはチャンネル形成層14、およびコレクタ層13内に強いn形で拡散されたソース層16が、いずれもベース領域3の一方の表面側をまわりから囲むように作り込まれている。またこの基板10の一方の表面上には薄いゲート酸化膜11とさらにその上にゲート12が設けられており、ゲート12に電圧が与えられたときにゲート酸化膜11の下面のチャンネル形成層14の表面にチャンネル15が形成されるようになっている。n形のソース層16、p形のチャンネル形成層14およびn形のベース領域3はその上のゲート酸化膜11およびゲート12と1個のnチャンネル電界効果トランジスタを構成し、上記の内の元来はバイポーラトランジスタ用のベース領

- 4 -

酸化膜11との界面にはチャンネル15が形成され、ソース層16とドレイン領域であるベース領域3との間が導通状態になって、チャンネル15を介してソース層16からキャリア、今の場合には電子がベース領域3に注入される。このキャリア注入によりベース領域3の抵抗がやや下がると、これに応じてエミッタ領域1、バッファ層2およびベース領域3からなるダイオードが導通し、エミッタ領域1からキャリアつまり正孔がベース領域3に注入され、これらによってベース領域がいわゆる伝導度変調を受けて低抵抗状態になるので、コレクタ層13、ベース領域3およびエミッタ領域1からなるバイポーラトランジスタが低いオン抵抗で導通する。

この第2図に示された絶縁ゲート形バイポーラトランジスタは、高入力インピーダンスの絶縁ゲートにより低いオン抵抗のバイポーラトランジスタを電圧駆動できるが、そのターンオフ時間が電界効果トランジスタ等と比べてかなり長い欠点がある。これはバイポーラトランジスタがオン状態のときそのベース領域3内が電子と正孔からなる

キャリアで充満されており、ゲート電圧を切って電界効果トランジスタをオフさせてベース領域3へのチャンネル15を介する電子の注入を断つても、ベース領域内のキャリアが急には減少せず、しかも電子がベース領域3からエミッタ領域1に流れ込んで消滅する際に、逆にエミッタ領域1からベース領域3への正孔の追加的な注入を引き起こすからである。

このターンオフ時間を短縮するために従来から大別して二つの手段が知られている。その一つは金や白金などの重金属原子をいわゆるライフタイムキラーとして基板内に導入する手段であって、このライフタイムキラーがベース領域3内の電子と正孔の再結合中心となってこれらのキャリアを短時間内に消滅させる。もう一つは電子線、 $\gamma$ 線、中性子線、プロトンなどの放射線で照射する手段であって、これらの放射線は絶縁ゲート形バイポーラトランジスタの基板であるシリコン結晶中に深いトラップ準位を導入し、このトラップ準位が同様にキャリアに対する再結合中心となってそれ

- 7 -

きい値が減少してしまうので、照射後に300~400°Cでのアニール処理が必要になる(A. Mogro-Campero 他; IEEE Elec. Dev. Lett., Vol. EDL-6, No. 5, p224, 1985 を参照)が、これによってゲート酸化膜11の膜質が変わって動作しきい値がばらついたり、その動作信頼性が低下する問題がある。

また、ライフタイムキラー原子の導入および放射線照射の両方ともトランジスタのオン抵抗を増加させる問題がある。これは再結合中心を導入することによりベース領域内での伝導度変動が起こりにくくなるためであって、放射線照射によるオン抵抗の増大の方がライフタイムキラー原子の導入によるよりも大きい(B. J. Balliga 他; Trans. Elec. Dev., Vol. ED-24, No. 6, p685, 1977 および R. O. Carlson 他; Trans. Elec. Dev., ED-24, No. 8, p1103, 1977 を参照)。

本発明はかかる問題点を解消して、放射線照射によりターンオフ時間を短縮しても電界効果トランジスタ部の特性が悪化せず、またこれによるオン抵抗の上昇を少なく抑えることができる絶縁ゲ

を消滅させる。

(発明が解決しようとする問題点)

上述の二つの手段中のライフタイムキラー原子を導入する方はすでにサイリスタやダイオードなどの種々の素子に通用されているが、重金属原子が比較的低温で基板内を移動したり基板から抜け出てしまひやすく、とくに高温下の長期の使用中に素子の特性が若干劣化して来るおそれがある。またとくに絶縁ゲート形バイポーラトランジスタの場合、電界効果トランジスタ部のゲート酸化膜が重金属原子により影響されてその膜質が下がり、これによって入力インピーダンス特性が悪化しやすいなやみがある。

一方、放射線照射は上と比べて、制御性や再現性が良好でその導入時に高温処理が不要などの利点があって注目されているが、これも絶縁ゲート形バイポーラトランジスタの場合そのゲート酸化膜に対する影響の問題があり、電界効果トランジスタの特性が放射線照射により変化を受ける。例えば、これにより電界効果トランジスタの動作し

- 8 -

きい値が減少してしまうので、照射後に300~400°Cでのアニール処理が必要になる(A. Mogro-Campero 他; IEEE Elec. Dev. Lett., Vol. EDL-6, No. 5, p224, 1985 を参照)が、これによってゲート酸化膜11の膜質が変わって動作しきい値がばらついたり、その動作信頼性が低下する問題がある。

(問題点を解決するための手段)

この目的は本発明によれば、絶縁ゲート形バイポーラトランジスタの基板の電界効果トランジスタが作り込まれたとは反対側の面からプロトンをその飛程がバイポーラトランジスタ部のベース領域内に入るように照射することによって達成される。

(作用)

前述のプロトンはもちろん水素の原子核であって、その粒子線はシンクロトロン等で作ることができ、加速電圧が数MeVのときシリコン内で数百 $\mu$ mの飛程をもっている。他の放射線と同様にプロトンはシリコン基板内に深いトラップ準位となる主に結晶ひずみである結晶ダメージを与えるが、他の放射線と異なりその飛程の近傍に結晶ひずみを集中して惹き起こし、それ以外の場所にはあまり影響を与えない特質をもっている。本発明はプロトン線がもつこの特質を利用するもので、絶縁

ゲート形バイポーラトランジスタのベース領域内に飛程が入るような加速電圧で付勢されたプロトンを絶縁ゲート形バイポーラトランジスタに当てることにより、ベース領域内に集中して結晶ひずみが発生させ、これによる深いトラップ単位を再結合中心として電子と正孔からなるキャリアを捕獲消滅させる。この際プロトン線は上記の構成にいうように、絶縁ゲート形バイポーラトランジスタの基板の電界効果トランジスタが作り込まれているとは反対側の面から照射されるので、プロトン線は電界効果トランジスタを通り抜けることがなく、従ってそのゲート酸化膜11等がプロトン線により影響されて電界効果トランジスタの特性が悪化するおそれがない。プロトン線により結晶ひずみを集中して惹き起こさせる範囲としては、ベース領域中でもエミッタ領域寄りの範囲が望ましい。ベース領域の電界効果トランジスタ寄りの部分は電界効果トランジスタのチャネルから注入されるキャリアが引き金となって伝導度変動を生じる上での重要な役割りを果たすから、この部分に

-11-

以下、第1図を参照しながら本発明の実施例を説明する。同図例にはプロトンPの照射を受ける絶縁ゲート形バイポーラトランジスタが第2図とは異なる姿勢で示されており、同図例にはこれに対応してシリコン結晶内のプロトン密度 $D_p$ とその照射による結晶ひずみの密度 $D_d$ が結晶内の深さ $d$ の関数として示されている。

絶縁ゲート形バイポーラトランジスタの基板10の一方の表面10aの側には、前述のようにバイポーラトランジスタ用のコレクタ層13や電界効果トランジスタ用のソース層16、チャネル形成層14、ゲート酸化膜11およびゲート12が作り込まれており、これらは従来からのものととくに変わるところはない。プロトンPの照射はこの一方の表面10a側に作り込まれているとくに電界効果トランジスタ部に与える影響をなくすよう、基板10の他方の表面10bの側から行なわれる。基板10内にはこのプロトン照射側である一方の表面10b側から、ふつうは400~500  $\mu$ mの厚みの強いp形のエミッタ領域1、数 $\mu$ m程度の厚みの強いn形のバッファ層

結晶ひずみを与えるとバイポーラトランジスタのオン抵抗を増大させることになり、この部分から最も離れたエミッタ領域寄りの範囲にプロトンの飛程が来るようにするのが合理的である。また前述のようにバイポーラトランジスタのオフ動作時にはベース領域からエミッタ領域に流入する電子により逆にエミッタ領域からベース領域への正孔の注入が起こりやすいから、この正孔を早く捕捉するためにも、ベース領域のエミッタ領域寄りの範囲にプロトン線による結晶ひずみを集中して作り込むと好都合である。

このように本発明によれば、プロトンの持つ特質を利用して電界効果トランジスタに影響を与えることなくベース領域内に集中して基板を捕捉するトラップ単位を作り込むことができ、またベース領域内の伝導度変動上の重要な場所から離れてこのトラップ単位を作り込むことによりバイポーラトランジスタのオン抵抗の増大を最低にすることによって前述の課題を解決する。

(実施例)

-12-

2 および50~100  $\mu$ mの厚みの高抵抗性の弱いn形のベース領域3が重なっており、前述のようにプロトンの照射範囲1Rをベース領域3内のエミッタ領域1寄りの図のハッチングされた範囲とするのが望ましいので、プロトンのシリコン内の飛程Pを400~500  $\mu$ mとする要があり、このためのプロトンの加速電圧は7~8 MeVである。

この飛程Pとシリコン単結晶に与える結晶ひずみの相関はまだそれほどよく解明されているわけではないが、大略は第1図例に示すようになっている。すなわち、シリコン内に打ち込まれるプロトン密度 $D_p$ は飛程Pの所で最大となり、深さ $d$ がこれより大な範囲では密度は急激に下がるが、これよりも浅い範囲では密度の変化は比較的緩やかである。この打ち込まれたプロトンの分布に対応して、結晶ひずみ密度 $D_d$ も飛程Pの所で最大となるほぼ同形の分布を示すが、図からわかるようにプロトンが通過したシリコン内の深さ $d$ が浅い範囲においてもほぼ一定のかなり高い密度で結晶ひずみが発生し、これがプロトンを基板の電界効果

トランジスタが作り込まれている側から照射したときそのゲート酸化膜等が悪影響を受ける原因である。本発明の場合、プロトン照射は基板の他方の表面10b側からするので、電界効果トランジスタがこれに影響されることはもちろんなく、飛程Fより深い範囲で結晶ひずみ密度Ddが急激に減少するので、ベース領域3内の電界効果トランジスタ部からのキャリア注入に基づく伝導度変調作用が主に生じる一方の表面10a側の範囲に対するプロトン照射の影響も非常に少なくてすむ。

一方、基板の他方の表面10b側のエミッタ領域1やバッファ層2については、第1図向からわかるようにプロトン照射の影響をかなり受けることになる。しかし、幸いエミッタ領域1は強いn形の高電導度領域であるから、結晶ひずみがかなりの密度で発生してもその導電度に対する影響は無視できる程度に過ぎない。またバッファ層2についても強いn形で、元来エミッタ領域1からベース領域3への正孔注入を抑制するように0.1~0.2 $\Omega\text{cm}$ の低抵抗に形成される層であるから、これも

-15-

他方の導電形の領域を他方の側に備えた基板の一方の表面側からバイポーラトランジスタの他方の導電形のコレクタ層と該表面上に設けられた絶縁ゲートにより制御される電界効果トランジスタとを作り込む絶縁ゲート形バイポーラトランジスタに対して、基板の電界効果トランジスタが作り込まれるとは逆の表面側からプロトンをその飛程がバイポーラトランジスタのベース領域内に入るように照射して、ベース領域内の狭い範囲に基板に対する再結合中心としてのトラップ準位を集中して作り込むようにしたので、電界効果トランジスタ部の特性を落とすことなく絶縁ゲート形バイポーラトランジスタのターンオフ時間を短縮してその動作可能周波数を向上させるとともに、そのオン抵抗の上昇を最低に抑えることができる。

本発明を実施した絶縁ゲート形バイポーラトランジスタは、1000V程度の耐圧と数十Aの電流容量をもつ中容量トランジスタとして構成でき、通常のバイポーラトランジスタと比較して絶縁ゲート形特有の高入力インピーダンスをもち、またM

その導電度が結晶ひずみの影響を受けにくく、むしろ正孔を捕捉しうるトラップ準位がそれにより形成された方が有利で、プロトン照射により好影響を受けることはあっても悪影響を齎るおそれはない。

実際のプロトン照射に当たっては、プロトン発生源としてのシンクロトロン等の加速電圧を前記の7~8 MeVに設定した上で、必要な照射量が得られるように発生源の能力に応じた時間を掛けて照射を行なう。この際第2図のエミッタ電極膜23を基板10の他方の表面10b側に被着しない状態で照射をするのが有利である。照射後は絶縁ゲート形バイポーラトランジスタの特性の初期変動を避けるよう300℃程度の比較的低温でのアニールを数時間程度行なうのがよい。

#### (発明の効果)

以上述べたように本発明においては、縦形のバイポーラトランジスタのベース領域を構成する一方の導電形の高抵抗領域を一方の側にバイポーラトランジスタのエミッタ領域を構成する高導度の

-16-

OS形の中容量トランジスタよりはその動作周波数が10~20kHzでやや低いが、高耐圧で出力インピーダンスが格段に低い特長をもつ。従来の絶縁ゲート形バイポーラトランジスタと比べると、絶縁ゲートの動作しきい値にばらつきが少なく、入力インピーダンス値がより高くかつ長期安定性に優れる。また、本発明により絶縁ゲート形バイポーラトランジスタのオン抵抗を従来より低めて、通常の縦形のバイポーラトランジスタとほぼ同等のオン抵抗を持たせることができる。


#### 4. 図面の簡単な説明

第1図は本発明による絶縁ゲート形バイポーラトランジスタへのプロトン照射の要領を示すその縦断面図およびプロトン照射により基板内に生じる結晶ひずみの分布を示す線図である。第2図は本発明および従来技術における絶縁ゲート形バイポーラトランジスタの構造例を示す縦断面図である。図において、

1 : エミッタ領域、2 : バッファ層、3 : ベース領域、10 : 絶縁ゲート形バイポーラトランジスタ


タの基板、10a:基板の一方の表面、10b:基板の他方の表面、11:ゲート酸化膜、12:絶縁ゲート、13:コレクタ層、14:チャネル形成層、15:チャネル、16:ソース層、17:酸化膜、21:ゲート電極膜、22:コレクタ電極膜、23:エミッタ電極膜、 $d$ :シリコン基板内の深さ、 $C$ :コレクタ端子、 $D$ :ドレイン端子、 $D_d$ :シリコンの結晶ひずみ密度、 $D_p$ :プロトン密度、 $E$ :エミッタ端子、 $F$ :プロトンの飛程、 $G$ :ゲート端子、 $IR$ :プロトンの照射範囲、 $P$ :プロトン、 $S$ :ソース端子、である。

式団法人 山口 眞



第1図

-19-



第2図